講完物理層，我們下沉到 DDR4 最核心的微架構(gòu)創(chuàng)新：Bank Group。很多講內(nèi)存的文章一提帶寬就說“頻率高了”，但頻率只是表象，Bank Group 才是 DDR4 能在不暴拉核心時鐘前提下把有效吞吐抬起來的真正內(nèi)因。

傳統(tǒng) DDR3 的 Bank 是扁平排布的，一次只能對一個 Bank 做激活、讀寫、預(yù)充這一套動作序列，前后命令容易互相堵車。DDR4 引入兩層結(jié)構(gòu)：先把若干 Bank 歸到一個 Bank Group 里，Group 之間完全獨立調(diào)度，不同 Group 可以同時掛起各自的激活和讀寫操作。相當于原來一個服務(wù)窗口排隊，現(xiàn)在分了幾個獨立柜臺，互不等待。

這個機制對連續(xù)數(shù)據(jù)流特別友好。機器視覺里多路相機 DMA 寫內(nèi)存、運動控制里多軸插補數(shù)據(jù)交替寫入，本質(zhì)都是多流并發(fā)，Bank Group 并行度直接轉(zhuǎn)化成實測帶寬利用率的提升。JEDEC 定義可選 2 個或 4 個 Bank Group，控制器地址映射里要把 BG 位和 BA 位分開編址，這也是為什么 DDR4 內(nèi)存控制器初始化 MRS 序列比 DDR3 復(fù)雜不少，F(xiàn)PGA 自研控制器經(jīng)常在這里踩坑。

但并行不是免費的。Bank Group 打開之后，跨 Group 的調(diào)度、刷新沖突仲裁會更復(fù)雜，對 CPU 內(nèi)存控制器的微碼成熟度要求更高。早期一批國產(chǎn) CPU 的 DDR4 控制器固件不成熟時，開滿 4 Group 偶爾會出現(xiàn)訓(xùn)練不穩(wěn)，后來靠微碼更新才收斂。深圳聯(lián)樂實業(yè)適配飛騰、龍芯平臺時就碰到過，后來做法是和 CPU 原廠對齊 MRS 默認值，并在 Agrade 睿達 DDR4 SPD 里寫入經(jīng)過驗證的 Group 使能策略，避開早期固件的邊界 Bug。

另一個連帶技術(shù)點是 Geardown Mode。速率到 2667MT/s 及以上時，命令時鐘會切半頻工作以降低占空比失真，這是 DDR4 標準里專門為高頻檔準備的模式。工控 BIOS 里一般默認開啟，個別追求極限確定性的運動控制板會關(guān)掉以換取更整齊的時序邊沿，這類偏門調(diào)參，聯(lián)樂的技術(shù)團隊會按客戶工況個案處理。

理解 Bank Group，也就理解了為什么 DDR4 在“看起來不算很高的頻率”下依然能干得很穩(wěn)。它不是暴力堆頻的產(chǎn)物，而是架構(gòu)紅利。這也是聯(lián)樂一直主張“老平臺別急著換 DDR5”的技術(shù)底氣所在。